​FOPLP成本优势显著，力成6月量产获联发科封测订单

存储器封测大厂力成位于新竹科学园区的全自动Fine Line FOPLP封测产线，将于今年6月进入小批量生产阶段。业内人士透露，力成已获得联发科电源管理IC（PM-IC）封测订单，首颗采用FOPLP封装技术的联发科芯片预计于第三季度问世，并将应用于车用雷达领域。FOPLP封装技术日后很可能导入到联发科RF射频等领域。

说到FOPLP（Fan-Out Panel Level Package，扇出型面板级封装）技术，就不得不提及FOWLP（Fan-Out Wafer Level Packaging，扇出型晶圆级封装）与InFO（Integrated Fan-Out，集成扇出型）封装技术。

全球主要封测厂于2013年便开始积极扩充FOWLP产能，主要为了满足中低端智能手机市场对于成本的严苛要求。台积电在扇出型晶圆级封装领域的钻研方向是InFO封装技术。2016年，台积电利用自行开发的InFO FOWLP封装为苹果生产A10处理器，以InFO技术成功打响Fan-Out技术名号，这成为了扇出型封装市场的转折点，也逐渐改变了晶圆级封装市场的格局。

在此之前，鉴于自身堆叠封装技术的实力，三星对于FOWLP封装技术持消极态度。台积电凭借InFO FOWLP拿下苹果处理器独家晶圆代工订单后，三星态度发生了转变，携手集团旗下三星电机(SEMCO)，以开发出比FOWLP更先进的FOPLP技术为首要目标。

InFO封装虽好，短期内却是封测界极少厂商可以吃到的“蛋糕”。 在去年8月格芯涉足此领域前，InFO只有台积电能生产。

很显然，扇出型封装制程中，InFO锁定的是高端定制化客户。同样，对于绝大多数IC设计业者而言，FOWLP封装的成本仍是相对高昂的。若在可承受的投资范围内，解决好FOPLP的良率问题，FOPLP封装技术可带来最具竞争力的成本。

如何理解FOPLP技术的成本优势？

可在300mm晶圆更大面积的面板（方形面积的载板）上进行FO工艺，则被称为FOPLP封装技术。

目前，一片300x300mm硅晶圆大约可以生产600颗IC，若使用FOPLP技术，在500x500、500x650或是600x600mm面板上生产，生产IC颗数可高达2600颗，即采用FOPLP技术的500x650mm晶圆，将是采用FOWLP技术300x300mm晶圆产量的4倍多，因此可以有效降低成本，增加产品竞争力。

同时，FOPLP整合了前后段半导体制程，可大幅度降低制程生产与材料等各项成本。

FOPLP技术两大“阵营”

业者人士表示，FOPLP封装技术有两大趋势，两大“阵营”有各自的厂商代表。

阵营一：

采用LCD/Glass制程设备为基础，类似于德系IDM大厂英飞凌具有专利的eWLB封装技术，微细线宽／间距(L/S)约为10um/10um以上，适用于电源管理、RF IC等，目前主要厂商为力成、韩厂Nepes。今年下半年，力成、韩厂Nepes等有望正式进入量产阶段。

阵营二：

FOPLP技术基于基板(Substrate)制程，代表厂商为日月光投控、三星电机(Semco)、J-Device等，但估计要到2019~2020年才会进入量产阶段。

联发科的FOPLP发展规划

据业内专家透露，联发科采用FOPLP制程的芯片设计，可无缝对接于wafer form，其外观一致，可避免受到单一来源的影响。联发科针对FOPLP制程的蓝图构想，从低端的PM-IC到高端网络芯片都有，已针对FOPLP封装两大趋势设计，包括LCD/Glass与基于基板制程。

力成FOPLP封装拔头筹

力成相关从业者表示，采用半导体、面板设备制程的FOPLP封装较为精准，良率可实现95~99%，优于PCB基板制程约80%，而LCD/Glass Base的FOPLP封装，更适用于小体积、轻量化类IC。

随着eMMC、eMCP、UFS等规格存储卡的发展，芯片封装更小、更薄成为存储领域的迫切需求，而采用FOPLP封装可再减少100~200um。据从业者透露，在此领域，力成在技术上已齐备。（校对/范蓉）